发布网友 发布时间:2024-10-24 09:47
我来回答
共1个回答
热心网友 时间:1天前
VHDL中只有一个类属声明语句generic,没有parameter。parameter是Verilog HDL的语法。