低功耗的集成栅极驱动电路设计

在TFT LCD产业界，集成栅极驱动电路(GIA, gate driver in array)引起了广泛的兴趣[1]。这是因为它具有减少外围IC数量及其连线、降低显示模组成本、提高显示面板分辨率和弯折度等优点[2]。

然而，显示器的总体功耗会由于栅极驱 尤其是移动显示中，动器的集成而增加。

低功耗设计对于延长电池使用时间、增强移动设备的续航能力非常必要。因此，集成栅极驱动电路的低功耗设计显得非常重要。

已有研究采用多相时钟的设计，降低时钟跳变频率减少集成栅极驱动电路的功耗[3]。但是，很少有研究成果根据集成栅极驱动电路的特点做专门的低功耗优化设计。本文研究了传统集成栅极驱动电路的功耗与器件参数的关系，发现存储电容值与功耗密切相关。进而报道了一种新的低功耗集成栅极驱动电路。

2 电路分析

图1是一种针对WXGA(800*1280) VL

TFT LCD应用的传统的栅极驱动单元电路。其由四部分构成：预充电部分、自举上拉部分、下拉部分和低电平维持部分[4]。其中，预充电部分包括T1; 自举上拉部分包括T2; 下拉部分为T3和T4；低电平维持部分包括C1，C2，T5~T8。

变化。C1 的增加能够显著地减少功耗。

-20

0

20

40

60

80

TEMP
图2 功耗随温度的变化(C1 分别为1，3 和5

pF)。 所制作的a-Si:H TFT采用了背沟道刻蚀

Fig. 2. evolution of power consumption for different temperature with C1 of 1, 3, 5 pF.

6.0

3.5

VG (V)
图3 TFT栅极电容与栅极电压的关系Fig. 3. CG versus gate voltage for TFT.

开启。由于低电平维持电路，T2的短暂

开启并不会造成输出节点上电荷的积累。

但是，T2管的短暂开启足以造成T2的栅

VO (V) VD(V)	10 0 -10
	10 0 -10
	0		100	200
	Time (s)			(c)

图4 一种新的栅极驱动单元电路(a)电路图;

（b）时序图； (c)模拟输出波形图
Fig. 4. the proposed gate driver circuit (a) schematic of one unit circuit; (b) waveforms; (c) simulated waveforms of VQ, VO and VD.

图4 示意了一种新的栅极驱动单元

电路(a)电路图; （b）时序图；(c)模拟输

出波形图。这种电路是利用时钟信号的

交叠，在VA变成高电平之前将驱动管T2 而保持为低电平。

的栅极稳定在低电平，从而抑制时钟馈

通效应、降低功耗。这种新的栅极驱动 电路的工作分为以下几个阶段： (1) 预充电阶段(t1) 在t1 阶段，VI1 为高电平，VQ 通过T1和T4 被充电到高电平。当VQ 大于VT2时，T2 在VA 变成高电平之前被打开。此时由于VA 为低电平，VO 为低电平。 (2) VO 上拉阶段(t2) 在t2 阶段，VA 变为高电平，VO 通过提前开启的T2 被满幅度地上拉到高电平，VQ 被自举到高电平。在t2 阶段的前半段，虽然VD 和VI1 都是高电平，但是VQ 被自举到比VD 和VI1 更高电位状态，因此VQ 的自举不会受到影响。 (3) VO 下拉阶段(t3) 在t3阶段T3是关断的。这是因为VI2和VI3 都为高电平。Q 点处于悬浮状态，这是因为与Q 点相连的T1，T4 和T5 都为关断。所以，T2 仍然是开启的。VA变为低电平，所以VO 被下拉到低电平。	Power (W)	0.06 0.04 0.02 20 OC 70 O New O T=70 C 0 1 2 3 4 5 0.10 0.08
	C1 (pF) 图5 传统栅极驱动电路和新电路的功耗与C1关系，温度为20, 70OC Fig. 5. power consumption comparison of conventional and the proposed gate driver versus C1 for temperature of 20, 70OC. 由VD控制的T4 在VA跳变为高电平之前而打开。因此在t5 阶段，Q 点总能够先于VA 的高电平都来而被连接到低电平。这对于减小时钟馈通对Q 点电压跳变的影响很有效。另一方面，当VA为高电平时，T5 也会打开，Q 点连接到VO,这对于抑制时钟馈通效应也有很好